高等数字集成电路分析及设计

课程编码：085401M04003H 英文名称：Analysis and Design of Advanced Digital Integrated Circuits 课时：50 学分：3.00 课程属性：专业核心课 主讲教师：吴斌等

本课程在超大规模集成电路（VLSI）与系统设计课程的基础上，采用工业界流行的Verilog HDL硬件描述语言作为设计输入手段，讲授数字集成系统的设计原理、设计方法和高层次综合技术；进一步讲授了计算机中央处理器（CPU）和数字信号处理系统中的模块和子系统的算法、结构和VLSI实现；最后讲授了Xilinx公司和Altera公司可编程器件的原理、工具和设计技术。

无

第一章 超大规模数字集成电路绪论 4学时
第1节 历史回顾与发展现状
第2节 超大规模数字集成电路的抽象分层
第3节 CMOS逻辑门和时序触发器电路
第4节 导线与互连
第二章 Verilog硬件描述语言 4学时
第1节 Verilog HDL硬件描述语言的基本要素1
第2节 Verilog HDL硬件描述语言的基本要素2
第3节 不同抽象级别的Verilog HDL模型
第三章 数字运算的逻辑和编码 4学时
第1节 布尔逻辑和CMOS逻辑门
第2节 定点加法运算
第3节 数的表示和编码
第四章 组合逻辑模块 4学时
第1节 组合逻辑的Verilog HDL描述
第2节 常用组合逻辑模块
第3节 其它组合逻辑的实现方法
第五章 算术和逻辑运算模块 4学时
第1节 加法器和算术逻辑运算单元ALU
第2节 乘法器
第3节 浮点运算器和其它运算器
第六章 同步时序逻辑和片上存储器 4学时
第1节 时序控制逻辑
第2节 时序数据路径
第3节 片上存储器
第七章 时钟控制、互连结构和存储器接口 4学时
第1节 时钟控制
第2节 互连结构
第3节 存储器接口
第八章 高性能数字系统设计 4学时
第1节 流水线和并行处理
第2节 存储子系统及数据一致性
第3节 可重构和可配置计算
第九章 数字系统高层次综合 4学时
第1节 算法到RTL的映射准备
第2节 数据路径和控制路径
第3节 编码风格、设计约束和性能评估
第十章 FPGA器件及开发 4学时
第1节 Altera FPGA器件的结构、分类、开发环境
第2节 Xilinx 系列FPGA器件的结构和分类、开发环境
第3节 FPGA器件的应用设计开发
第十一章 VLSI设计开发 4学时
第1节 超大规模集成电路前端综合与静态时序分析
第2节 超大规模数字集成电路的后端物理设计
第3节 从FPGA到VLSI设计的联系与异同
第十二章 VLSI设计实践与思考 4学时
第1节 VLSI芯片设计实践案例1
第2节 VLSI芯片设计实践案例2
第3节 VLSI设计方法学思考

吴斌，现任中国科学院微电子研究所研究员、智能制造中心副主任、博士生导师。研究方向包括数字信号处理、嵌入式计算机体系架构、模拟/射频及数模混合集成电路、无线/有线通信系统与芯片的研究，并取得系列创新性研究成果。主持或参与包括国家重大专项、部委、国家自然基金项目十余项。2002年进入微电子所工作，2009年起专注于面向超高速无线局域网 (传输率100Mbps~10Gbps)等中短距离无线通信系统与芯片研发及产品化工作。在多代Wi-Fi芯片的基带、协议栈、芯片架构、低功耗、高速数模混合芯片集成、千万门级SoC验证方法学等方面进行全面深入的研究，牵头完成80MHz带宽、4天线、1.7Gbps Wi-Fi5路由器/终端预商用芯片等系列标志性成果，在Wi-Fi等中短距离无线通信相关领域发表文章80余篇，专利40余项。以产学研合作方式转移转化Wi-Fi技术成果，与国内一线高校、知名企业开展全方位合作。2012年入选首届青促会会员并担任首届青促会会长，2012年入选北京科技新星。